„DDR-SDRAM“ – Versionsunterschied

[[Datei:Desktop DDR Memory Comparison.svg|mini|hochkant=1.2|Verschiedene Desktop-DDR-Module: DDR1 hat gegenüber seinen Nachfolgern weniger und größere Kontakte: 1,27 mm/Pin. DDR2+DDR3: 1,00 mm/Pin. DDR4+DDR5: 0,85 mm/Pin. Ab DDR3 sind die vier seitlichen Aussparungen eckig. [[Synchronous Dynamic Random Access Memory|SDRAM]] (nicht im Bild) hat zwei Kerben in der Kontaktleiste.]]

 

Verwendet werden diese hauptsächlich für [[Speichermodul]]e des [[Dual Inline Memory Module|DIMM]]- und [[Small Outline Dual Inline Memory Module|SO-DIMM]]-Standards und als [[Arbeitsspeicher]] in [[Personal Computer|PCs]] und [[Laptop]]s. Für mobile Geräte gibt es eine eigene Spezifikation ([[LP-SDRAM|Low Power SDRAM]]), ebenso für Graphikspeicher (siehe [[Graphics Double Data Rate|GDDR]]).

 

| 200

| 214

|- style="background:#EEFFEE;"

| DDR3

| 204

| 214

|- style="background:#EEEEFF;"

| DDR4

| 260

| –

|- style="background:#FFE0FF; vertical-align:top;"

| DDR5

| 262

| –

2 Kanäle à 32 bit statt 1 Kanal mit 64 bit,<br>On-Die-ECC<ref group="†">Auch Nicht-ECC-RAM weist Paritätsbits auf, die der Speicher zur [[Scrubbing|internen Speicherkorrektur]] unabhängig von der CPU nutzt</ref>, Dual-Parity statt Single-Parity<br> (unabhängig von On-Die-ECC)<ref group="†">Erhöhung von 8 auf 16 bit Parität pro 64 bit Speicherzeile, ermöglicht Fehlerkorrektur von Zwei-Bit-Fehlern</ref>,<br>On-Die voltage regulators, same page-refresh

|}

Dafür muss der Takt im DDR-RAM-Modul mittels einer lokalen [[Phasenregelschleife]] (PLL) schaltungstechnisch wieder verdoppelt werden.

 

 

=== DDR-SDRAM ===

 

Damit das Double-Data-Rate-Verfahren zu einer Beschleunigung führt, muss die Anzahl zusammenhängend angeforderter Daten (=&nbsp;„Burst-Length“) immer gleich oder größer als die doppelte Busbreite sein. Da das nicht immer der Fall sein kann, ist DDR-SDRAM im Vergleich zu einfachem SDRAM bei gleichem Takt nicht exakt doppelt so schnell. Ein weiterer Grund ist, dass Adress- und Steuersignale im Gegensatz zu den Datensignalen nur mit einer Taktflanke gegeben werden.

[[Datei:DDR4 DIMM 4GB -2133 IMGP5813 smial wp.jpg|mini|hochkant=1.2|DDR4-Speicherriegel]]

[[Datei:DDR4 Ram IMGP5859 smial wp.jpg|mini|hochkant=1.2|DDR4-2666 4x8&#8239;GB mit Kühlkörper]]

 

Der Durchbruch gelingt nach aktuellen (04/2017) Hochrechnungen im Jahr 2017.<ref>[http://www.icinsights.com/news/bulletins/DDR4-Set-To-Account-For-Largest-Share-Of-DRAM-Market-By-Architecture/ icinsights.com]</ref>

Damit wurde der 2007 eingeführte DDR3-Standard erst nach etwa zehn Jahren mehrheitlich abgelöst.

|-

|DDR4-3600 || PC4-28800 || 450&nbsp;MHz || 1800&nbsp;MHz || 3600&nbsp;MHz|| 28,8&nbsp;GB/s

|}

 

;Vorteile von DDR4-RAM

Im Vergleich zum Vorgänger wird das RAM nochmals höher getaktet, dadurch können höhere Transferraten erreicht werden. Gleichzeitig wird die Spannung auf 1,2&nbsp;V gesenkt. Dank Chip-Stacking-Technologie können bis zu acht Speicherschichten übereinander geschichtet werden. Das erhöht nicht nur die maximale Speicherkapazität, sondern auch die Signalqualität der einzelnen Module.<ref>[http://www.hardwareschotte.de/magazin/was-ist-neu-bei-ddr4-ram-a41651 Was ist neu bei DDR4-RAM] Artikel bei www.Hardwareschotte.de vom 16. August 2014. Abgerufen am: 20. August 2014</ref>

 

=== DDR5-SDRAM ===

[[Datei:DDR5 SDRAM (with scale) IMGP6298 smial wp.jpg|mini|hochkant=1.2|DDR5-SDRAM]]

DDR5 sollte 2020 auf den Markt kommen, es gab bereits 2018 erste Muster.<ref>{{Internetquelle |url=https://www.golem.de/news/arbeitsspeicher-sk-hynix-hat-ddr5-5200-entwickelt-1811-137747.html |titel=SK Hynix hat DDR5-5200 entwickelt - Golem.de|datum=2018-11-15 |zugriff=2019-04-12 |sprache=de}}</ref> Im Juli 2020 wurde die Spezifikation offiziell veröffentlicht (kostenpflichtiger Download).<ref>{{Internetquelle |url=https://www.jedec.org/news/pressreleases/jedec-publishes-new-ddr5-standard-advancing-next-generation-high-performance |titel=JEDEC Publishes New DDR5 Standard for Advancing Next-Generation High Performance Computing Systems {{!}} JEDEC |abruf=2020-07-15}}</ref><ref>{{Internetquelle |url=https://www.golem.de/news/arbeitsspeicher-ddr5-spezifikationen-sind-final-2007-149658.html |titel=Arbeitsspeicher: DDR5-Spezifikationen sind final - Golem.de |abruf=2020-07-15 |sprache=de-DE}}</ref> Bei der Markteinführung von Intels Alder Lake Core i9-12900K Ende 2021 war DDR5-SDRAM noch Mangelware.<ref>{{Internetquelle |autor=heise online |url=https://www.heise.de/news/Intel-Core-i-12000-Prozessoren-und-Mainboards-verfuegbar-DDR5-RAM-nicht-6262336.html |titel=Intel Core i-12000: Prozessoren und Mainboards verfügbar, DDR5-RAM nicht |sprache=de |abruf=2021-11-10}}</ref>

 

 

{| class="wikitable" style="text-align:right; background:#FFE7FF;"

|-

|DDR5-8400 || PC5-67200 || 525&nbsp;MHz || 4200&nbsp;MHz || 8400&nbsp;MHz || 2× 33,6&nbsp;GB/s

|}

 

* Die benötigte Betriebsspannung wird auf dem Modul selbst erzeugt. Zugeführt werden 12&nbsp;V, das Modul erzeugt sich daraus selbst die benötigten Spannungen von 0,5 bis 1,8 V.

* 16-fach- und optional 32-fach-Prefetch, Aufteilung des Interfaces in zwei Kanäle (wie bei DDR4-LPDIMM und GDDR-6-RAM)

=== „Post-DDR5“-SDRAM ===

Die Entwicklung befand sich zu Jahresbeginn 2019 noch ganz am Anfang. Es wurde eine längere Entwicklungszeit von 5 bis 6 Jahren mit der Möglichkeit neuer Konzepte angestrebt.<ref>{{Internetquelle |url=https://www.pcgameshardware.de/RAM-Hardware-154108/News/DDR6-Arbeitsspeicher-Entwicklungszeit-SK-Hynix-1274189/ |titel=DDR6-RAM: Der DDR5-Nachfolger soll mehr Zeit zur Entwicklung brauchen |werk=pcgameshardware.de |datum=2019-01-28 |abruf=2020-12-21 |sprache=de}}</ref>

Letzteres würde in die Richtung gehen, dass sämtliche Kommunikation einer CPU über PCI-Express geht (Peripherie, Massenspeicher, CPU-zu-CPU-Kommunikation, flüchtiger Speicher).

 

== Berechnung Speichertransferrate ==

| DRAM || || {{0}}16&nbsp;MHz × &#8239;<big>½</big> × 1 Byte || {{0}}8,0 MByte/s <small>(2 Taktzyklen)</small> || 5V || abgeschlossene Einzelzugriffe ohne Burst

|- style="color:#888888;"

| || Vorgänger des asynchronen EDO-RAMs

|- style="color:#888888;"

| 3,3V || Vorgänger des synchronen SDR-RAMs

|- style="background:#FFFFFF;"

|2,5V|| erster synchroner DRAM, Übertragung auf nur einer Flanke

|- style="background:#FFEEEE;"

|2,5V||

|- style="background:#FFFFEE;"

|'''DDR2'''-533{{0}}

|133&nbsp;MHz × {{0}}4 × 8 Byte

|- style="background:#FFFFEE;"

|- style="background:#FFFFEE;"

|DDR2-1066

|- style="background:#EEFDEE;"

|- style="background:#EEFDEE;"

|- style="background:#EEFDEE;"

|''<u>DDR3L-1600</u>''

|''200&nbsp;MHz × {{0}}8 × 8 Byte''

| rowspan="2" |'''''L'''&#8239;=&#8239;1,35V''

|- style="background:#EEFDEE;"

|''<u>DDR3L-1866</u>''

|''233&nbsp;MHz × {{0}}8 × 8 Byte''

|- style="background:#ECEDFF;"

|- style="background:#ECEDFF;"

|- style="background:#ECEDFF;"

|DDR4-2933

|367&nbsp;MHz × {{0}}8 × 8 Byte

| rowspan="2" |1,35V

|- style="background:#ECEDFF;"

|DDR4-3200

|400&nbsp;MHz × {{0}}8 × 8 Byte

|- style="background:#ECEDFF;"

|DDR4-5333

|667&nbsp;MHz × {{0}}8 × 8 Byte

| bis 1,6V

|- style="background:#FFE0FF;"

| '''DDR5'''-4800

| 300&nbsp;MHz × 16 × 8 Byte

| ab 1,1V

|- style="background:#FFE0FF;"

| DDR5-5600

| 350&nbsp;MHz × 16 × 8 Byte

| ab 1,1V

|- style="background:#FFE0FF;"

| DDR5-6400

| 400&nbsp;MHz × 16 × 8 Byte

| ab 1,35V

|- style="background:#FFE0FF;"

| DDR5-7200

| 450&nbsp;MHz × 16 × 8 Byte

| ab 1,4V

|- style="background:#FFE0FF;"

|}

DDR-SDRAM überträgt Daten immer bei steigender und fallender Taktflanke, bei DDR2, DDR3 und DDR4 wird der interne Takt der Speicherchips gegenüber dem externen Systemtakt noch um den Faktor zwei bzw. vier gesteigert, da aus mehreren Speicherstellen nacheinander ausgelesen wird. Bei Verwendung von mehrkanaligen Speichersubsystemen kann die kumulative Datenrate wie auch die maximal bestückbare Menge an Speicher vervielfacht werden, die Latenzzeiten erhöhen sich jedoch durch längere interne Pfade etwas.

 

Anhand dieser Berechnung lässt sich grob abschätzen, wie gut das RAM und das übrige System zusammenpassen. Der Speicher muss schnell genug sein, um die Zugriffe aller Busmaster einschließlich CPU, Festplattencontrollern und Grafikkarten verarbeiten zu können.

 

Es wird zwischen [[Single-sided/double-sided|Single-sided und double-sided]]-Bausteinen unterschieden. In der single-sided-Variante liegen alle Module auf einer Seite, bei double-sided sind sie auf beide Seiten verteilt. Ein weit verbreiteter Mythos ist, dass die Bauform einen Einfluss auf die Leistung hat. Das stimmt aber nicht, da nicht der physische Aufbau, sondern die logische Organisation einen Einfluss hat (genauer gesagt der sog. rank). Jedoch haben double-sided-Module meist doppelt so viele ranks wie vergleichbare single-sided-Module, was aber nicht der Fall sein muss.

 

|- style="background:#FFE0FF;"

|}

 

 

Die einzelnen Speichertypen haben (10 % und 90 % Percentile) folgende Zugriffszeiten, um eine Cache-Line zu lesen (Preisvergleich, Stand Ende 2022):

Die meisten Speicherhersteller bieten RAM an, der die offiziellen Spezifikationen der JEDEC nicht oder nicht in allen Betriebsmodi einhält. Das sind eingespeicherte Profile der verschiedenen Parameter, darunter Taktrate, Timings und Betriebsspannung. Deren Gesamtheit wird u.&nbsp;a. als Timings Table bezeichnet, etwa von der verbreiteten [[Freeware]] [[CPU-Z]].

Vor allem betrifft es den höchsten Modus als besonders schnell konzipierter Riegel, d.&nbsp;h. solcher mit höheren Taktraten und/oder besseren Timings. Diese Produkte werden oft als „OC-RAM“ (Speichermodule für Übertakter) bezeichnet. Während z.&nbsp;B. DDR3-1600 CL9-9-9 einer offiziellen Spezifikation unterliegt, handelt es sich bei DDR3-1600 CL8-8-8 sowie DDR4-3466 CL16-18-16 nicht um JEDEC-Standards.

 

== Siehe auch ==

 

== Literatur ==