Vés al contingut

Lògica acoblada a emissor

De la Viquipèdia, l'enciclopèdia lliure
Diagrama de circuit bàsic de la porta Motorola ECL 10.000 de 1972.[1] Cal observar com els emissors Q5 i Q6 es van acoblar a la sortida.

En electrònica, la lògica acoblada a emissor (amb acrònim anglès ECL) és una família lògica de transistors bipolars de circuit integrat d'alta velocitat. ECL utilitza un amplificador diferencial de transistor d'unió bipolar (BJT) sobrealimentat amb entrada d'un sol extrem i corrent d'emissor limitat per evitar la regió de funcionament saturada (totalment activada) i el seu comportament d'apagat lent.[2] Com que el corrent es dirigeix entre dues potes d'un parell acoblat a emissor, ECL de vegades s'anomena lògica de direcció de corrent (CSL),[3] lògica de mode actual (CML) [4] o lògica de seguidor d'emissor de commutació de corrent (CSEF).[5]

Nivells de tensió de la lògica ECL

A l'ECL, els transistors mai estan en saturació, les tensions d'entrada/sortida tenen un petit oscil·lació (0,8 V), la impedància d'entrada és alta i la impedància de sortida és baixa. Com a resultat, els transistors canvien d'estat ràpidament, els retards de porta són baixos i el fan-out (la capacitat de sortida) és alta.[6] A més, el consum de corrent essencialment constant dels amplificadors diferencials minimitza els retards i els errors a causa de la inductància i la capacitat de la línia de subministrament, i les sortides complementàries redueixen el temps de propagació de tot el circuit reduint el recompte d'inversors.

El principal desavantatge d'ECL és que cada porta consumeix corrent contínuament, la qual cosa significa que requereix (i dissipa) significativament més potència que les d'altres famílies lògiques, especialment quan està en quiença.

L'equivalent de la lògica acoblada a emissor feta a partir de FET s'anomena lògica acoblada a font (SCFL).[7]

Una variació de l'ECL en què tots els camins de senyal i les entrades de la porta són diferencials es coneix com a lògica de commutació de corrent diferencial (DCS).[8]

Referències

[modifica]
  1. Original drawing based on William R. Blood Jr. (1972). MECL System Design Handbook 2nd ed. n.p.: Motorola Semiconductor Products. 1.
  2. Brian Lawless. «Unit4: ECL Emitter Coupled Logic» (en anglès). Fundamental Digital Electronics. http://www.physics.dcu.ie. Arxivat de l'original el 2012-02-27. [Consulta: 4 octubre 2022].
  3. Anand Kumar. Pulse and Digital Circuits (en anglès). PHI Learning Pvt. Ltd, 2008, p. 472. ISBN 978-81-203-3356-7. 
  4. T. J. Stonham. Digital Logic Techniques: Principles and Practice (en anglès). Taylor & Francis US, 1996, p. 173. ISBN 978-0-412-54970-0. 
  5. Rao R. Tummala. Fundamentals of Microsystems Packaging (en anglès). McGraw-Hill Professional, 2001, p. 930. ISBN 978-0-07-137169-8. 
  6. Forrest M. Mims. The Forrest Mims Circuit Scrapbook (en anglès). 2. Newnes, 2000, p. 115. ISBN 978-1-878707-48-2. 
  7. Dennis Fisher and I. J. Bahl. Gallium Arsenide IC Applications Handbook (en anglès). 1. Elsevier, 1995, p. 61. ISBN 978-0-12-257735-2. 
  8. E. B. Eichelberger and S. E. Bello «Còpia arxivada». IBM Journal of Research and Development, 35, 3, 5-1991, pàg. 313–320. Arxivat de l'original el 2016-03-03. DOI: 10.1147/rd.353.0313 [Consulta: 4 octubre 2022].