CLKとは 意味・読み方・使い方

A DLL circuit 100 generates internal clocks CLK_-PF, CLK_-NF delayed by proper quantity, further, and generates internal clocks CLK_-FF, CLK_-SF which can drive the data output circuit after CAS latency from the inter clocks CLK_-PF, CLK_-NF based on an internal signal NZPCNT.例文帳に追加

ＤＬＬ回路１００は、外部クロックを適当量遅延した内部クロックＣＬＫ＿ＰＦ，ＣＬＫ＿ＮＦを生成し、さらに、内部信号ＮＺＰＣＮＴに基づいて、データ出力回路をＣＡＳレイテンシ後に駆動できる内部クロックＣＬＫ＿ＦＦ，ＣＬＫ＿ＳＦを内部クロックＣＬＫ＿ＰＦ，ＣＬＫ＿ＮＦから生成する。 - 特許庁

Further, the encryption apparatus inhibits encryption of the other data, that is, data ADF, DID, DBN, DC, CLK, ECC, CS.例文帳に追加

また、暗号化装置は、それ以外のデータ、即ち、ADF,DID,DBN,DC,CLK,ECC,CSの暗号化を禁止する。 - 特許庁

Inverters INV1-INV4 receive the drive pulse signal CLK to output signals ND1-ND4, respectively.例文帳に追加

インバータINV1〜INV4は、駆動パルス信号CLKを入力し、それぞれ信号ND1、ND2、ND4およびND4を出力する。 - 特許庁

A reference clock CLK (first clock CLK) is delayed by 1/4 cycle to form a second clock CLK2.例文帳に追加

基準ＣＬＫ（第１クロックＣＬＫ）を１／４周期遅延させ第２クロックＣＬＫ２を生成する。 - 特許庁

To securely fetch a serial data sin which is asynchronous with a clock clk, so as to convert into a parallel data dat[0]-dat[N-1].例文帳に追加

クロックclkとは非同期のシリアルデータsinを確実に取り込んでパラレルデータdat[0]〜dat[N-1]に変換する。 - 特許庁

Further, the data transmitting apparatus 1 embeds information of a clock signal clk in the serial data to be output.例文帳に追加

さらに、データ送信装置１は、出力するシリアルデータにクロック信号clkの情報を埋め込む。 - 特許庁

Since the CLK is an output of the synchronizing circuit 26, a phase error between the CLK and the iCLK can be kept within the permissible error.例文帳に追加

ＣＬＫは同期回路２６の出力なので、ｉＣＬＫとの位相誤差を許容誤差内にできる。 - 特許庁

In this data generating apparatus, a memory 54 supplies parallel data according to a frequency division clock D_CLK.例文帳に追加

メモリ５４は、分周クロックD_CLKに従って並列データを供給する。 - 特許庁