party busとは 意味・読み方・使い方

Pipes 5 and 6 of a fixing unit 4 (a parallel cross pattern pipe seat frame) mounted in the wheelchair are inserted into and fixed to a fixed rod member 19 of the third party side and hence the wheelchair can easily and surely be fixed to the vehicle such as an street-car, bus or the like.例文帳に追加

車椅子に装着した固定装置4（井桁形パイプ座枠）のパイプ５、６を相手側の固定ロッド部材１９に挿通、固定することで車椅子を容易・確実に電車、バスなどの車両へ固定することが出来る。 - 特許庁

A system enables a user of a computer application having no administrator privileges to write to a drive without using a third party driver and without using a customized driver acting in conjunction with an IDE bus.例文帳に追加

本発明は、サードパーティのドライバを使用することなく、かつ、ＩＤＥバスと共に動作するカスタマイズされたドライバを使用することなく、アドミニストレータ特権を有しないコンピュータアプリケーションのユーザのドライブへの書き込みを可能にする。 - 特許庁

A link pulse searching section 72 searches a notice of an operating state received from the other communication apparatus being a communication opposite party and informs the PS manager 71 about information denoting the state as reception link pulse state information via a bus 84.例文帳に追加

リンクパルス探知部７２は、通信相手となる他の通信装置より供給される、動作状態の通知を探知し、その状態を示す情報を、受信リンクパルス状態情報として、バス８４を介してPSマネージャ７１に通知する。 - 特許庁

In the case that a processor 100 is a main processor, and processors 110 and 1m0 are slave processors, when the main processor starts I2C communication and sends a slave address to designate the other party of communication, the slave processors 110 and 1m0 acquire a slave address running through an I2C bus.例文帳に追加

プロセッサ１００が主プロセッサ、プロセッサ１１０、１ｍ０が従プロセッサの場合に、主プロセッサがＩ２Ｃ通信を開始し、通信相手を指定するスレーブアドレスを送出したとき、従プロセッサ１１０、１ｍ０は、Ｉ２Ｃバスに流れているスレーブアドレスを取得しておく。 - 特許庁

To share a buffer memory in transmission and in reception and to effectively utilize the buffer memory in both transmission and reception, as regards communication equipment that performs packet communication with the opposite communication party according to a communication protocol such as a USB (universal serial bus) protocol, for example.例文帳に追加

本発明は、例えばＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）プロトコル等の通信プロトコルに従って通信相手との間でパケット通信を行なう通信装置に関し、送信と受信とでバッファメモリを共用し、しかもそのバッファメモリを送信と受信との双方に有効に利用する。 - 特許庁

When the presence of time dependent interference is determined, based on the transmission line status information or packet error detection information fetched via a register 113 for CPU I/F, a PHY mode that is to be used in each zone is determined for each communicating party and set through a CPU bus to a PHY mode table 115.例文帳に追加

時間依存性の干渉があると判定するとき、CPU I/F用レジスタ１１３を経由して取り込んだ伝送路状態情報またはパケットエラー検出情報に基づいて、通信相手毎に、各ゾーンで使用すべきＰＨＹモードを決定し、ＣＰＵバスを通じてＰＨＹモードテーブル１１５に設定する。 - 特許庁

The inter-node cross-bus switch 14 refers to a transfer destination information register of an input control part 151-153 or a lock table 161 of a lock control part 16 to send out transmission failure notification or reception failure notification showing a node number of the faulty node, to a node of the other party executing data transfer processing with the faulty node.例文帳に追加

ノード間クロスバスイッチ１４は、ロック制御部１６が備えるロックテーブル１６１や入力制御部１５１〜１５３が備える転送先情報レジスタを参照することにより、障害が発生したノードとの間でデータ転送処理を実行している相手方のノードに対して、障害が発生したノードのノード番号を示した受信障害通知や送信障害通知を送出する。 - 特許庁