plane thermal stressとは 意味・読み方・使い方

The first nitride semiconductor layer has a larger thermal expansion coefficient than the light-transmitting layer, has a smaller lattice constant than the active layer, has tensile stress in an in-plane direction, and has a first conductivity type.例文帳に追加

前記第１窒化物半導体層は、前記透光層の熱膨張係数よりも大きい熱膨張係数を有し、前記活性層の格子定数よりも小さい格子定数を有し、面内方向の引っ張り応力を有し、第１導電形である。 - 特許庁

In a part of a sheet-like fibrous material in the base sheet of a multilayer printed circuit board PCB, an incomplete connection part (slit SLT) is formed for relaxing expansion and contraction, and deformation caused by the thermal expansion and contraction and residual stress of the printed circuit board in the base sheet plane.例文帳に追加

多層印刷回路基板ＰＣＢのベースシートに有するシート状繊維材の一部に当該ベースシートの面内で印刷回路基板の熱伸縮や残留応力に起因する伸縮、変形を緩和するための不完全連結部（スリットＳＬＴ）を形成した。 - 特許庁

To reduce the difference of thermal stress exerted onto a center gage and a side gage in a semiconductor pressure sensor in which a diaphragm for pressure detection and a distortion gage resistor are formed on a semiconductor substrate having a plane (110) as a main surface.例文帳に追加

主表面が（１１０）面である半導体基板に圧力検出用のダイアフラムおよび歪みゲージ抵抗とを形成してなる半導体圧力センサにおいて、センターゲージとサイドゲージに加わる熱応力の差を極力小さくする。 - 特許庁

To overcome the problem that a bonding area of a substrate and a frame portion constituting a package is reduced when a piezoelectric vibrator housing package is miniaturized and a bonding plane of the substrate and the frame portion or its circumference is cracked by thermal stress or the like in seam welding, and as a result, reliability in air-tight sealing of a piezoelectric vibrator is lowered.例文帳に追加

圧電振動子収納用パッケージの小型化により、パッケージを構成する基板と枠部との接合面積が小さくなり、シーム溶接時の熱応力等により基板と枠部との接合面やその周辺にクラックが発生し、圧電振動子の気密封止の信頼性が低くなる。 - 特許庁

To provide a wiring board capable of preventing disconnection between a surface conductor provided on a principal surface of an insulating board and a via conductor provided inside the insulating board when stress by thermal expansion difference between the surface conductor and the via conductor is generated in the direction in parallel with the principal plane at a connection part between the surface conductor and the via conductor.例文帳に追加

絶縁基板の主面に設けられた表面導体と絶縁基板の内部に設けられたビア導体との接続部分においてそれらの熱膨張差による応力が上記主面に平行な方向に発生した場合に、表面導体とビア導体との間の断線を防止することができる配線基板を提供する。 - 特許庁

To provide a GaAs single crystal wafer reduced in the influence of the warp of the wafer itself and the nonuniformity of wafer in-plane temperature for the thermal treatment in a device manufacturing process using the wafer, and generating no slip defects, which needs no relaxation of the residual stress by incorporation of dislocation, and to provide a method for manufacturing the same.例文帳に追加

本発明は、ＧａＡｓ単結晶ウエハを用いたデバイス製造プロセス中の熱処理に対して、そのウエハ自身の反りや、熱処理時のウエハ面内温度均一性といった影響を低減し、転位の導入による残留応力の緩和を必要としないスリップ不良の発生が無いＧａＡｓ単結晶ウエハ及びその製造方法を提供することにある。 - 特許庁